特許

J-GLOBAL ID：200903016548364883

混成集積回路装置

発明者： 江森 文章
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-342854
公開番号（公開出願番号）：特開平7-170090
出願日： 1993年12月15日
公開日（公表日）： 1995年07月04日
要約：

【要約】【目的】 FETキャリアを用いた混成集積回路装置における回路間相互の電界の影響を防止する一方で、装置の小型化を図る。【構成】 1個のパッケージ内にFETを内装したFETキャリア6,7を誘電体回路基板2に搭載して回路を構成する混成集積回路装置において、誘電体回路基板2には、FETキャリアで構成される複数の回路11〜14間の位置にその全厚さにわたる分離溝8を形成し、この分離溝8により回路間に生じる電界を遮断する。回路相互間における電界の影響を防止して混成集積回路装置の動作を安定化し、かつ回路間の間隔を低減可能として装置の小型化を実現する。

請求項（抜粋）：

1個のパッケージ内に複数個のFETを内装したFETキャリアを有し、このFETキャリアを誘電体回路基板に搭載して複数の回路を構成した混成集積回路装置において、前記複数の回路間の前記誘電体基板には、その全厚さにわたる分離溝を形成し、この分離溝により前記回路間に生じる電界を遮断するように構成したことを特徴とする混成集積回路装置。

IPC (5件)：

H05K 9/00 ,  H01L 23/12 ,  H01L 23/12 301 ,  H05K 1/02 ,  H05K 1/18