特許
J-GLOBAL ID：200903016562886868
駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-024094
公開番号（公開出願番号）：特開平6-236812
出願日： 1993年02月12日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】 過大電流が生じた際の出力用トランジスタの負担をなくすことを目的とする。【構成】 ドレイン電極が負荷抵抗4に接続されたパワーFET3と、ベース電極がパワーFET3のソース電極に接続された第1のバイポーラトランジスタ5と、第1のバイポーラトランジスタ5のベース電極及びエミッタ電極間に接続された第1の抵抗2と、ベース電極が第1のバイポーラトランジスタ5のコレクタ電極に接続されると共に、コレクタ電極が第1のバイポーラトランジスタ5のベース電極に接続されエミッタ電極がパワーFET3のゲート電極に接続された第2のバイポーラトランジスタ9と、第2のバイポーラトランジスタ9のエミッタ電極に接続された第2の抵抗7と、パワーFET3のソース電極に第1の抵抗2を介して接続された電源1とを具備した。
請求項（抜粋）：
ドレイン電極が負荷抵抗に接続されたパワーFETと、ベース電極が上記パワーFETのソース電極に接続された第1のバイポーラトランジスタと、上記第1のバイポーラトランジスタのベース電極及びエミッタ電極間に接続された第1の抵抗と、ベース電極が上記第1のバイポーラトランジスタのコレクタ電極に接続されると共に、コレクタ電極が上記第1のバイポーラトランジスタのベース電極に接続されエミッタ電極が上記パワーFETのゲート電極に接続された第2のバイポーラトランジスタと、上記第2のバイポーラトランジスタのエミッタ電極に接続された第2の抵抗と、上記パワーFETのソース電極に上記第1の抵抗を介して接続された電源とを具備したことを特徴とする駆動回路。
IPC (3件)：
H01F 7/18
, H02H 3/087
, H02H 7/00
