半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-051199
公開番号（公開出願番号）：特開平5-259282
出願日： 1992年03月10日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】クロックドライバにPLL回路を付加した場合、半導体集積回路内のクロック負荷によらずに出力遅延を除く。【構成】外部よりクロック信号がクロックパッド12より供給されPLL回路13で内部クロックとの位相差を検出し、内部クロックを生成し、クロックドライバ14に供給する場合、比較する内部クロックを、クロックドライバ14を出力して半導体チップ11を少なくとも一周したクロック使用することにより、内部クロックの負荷に応じたクロック信号が生成できる。

請求項（抜粋）：

クロックドライバにPLL回路を付加した外部クロック信号と内部クロック信号との位相差をなくすようにした半導体集積回路において、比較すべき前記内部クロック信号の配線がこの半導体集積回路内を一周した後、前記PLL回路に入力されるように接続されたことを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 , H01L 27/04 , H03L 7/08

FI (2件)：

H01L 21/82 W , H03L 7/08 H

前のページに戻る