記憶素子および方法

発明者： ,
出願人/特許権者：
代理人 (1件)：田辺恵基
公報種別：公表公報
出願番号（国際出願番号）：特願平11-541340
公開番号（公開出願番号）：特表2001-520782
出願日： 1999年02月16日
公開日（公表日）： 2001年10月30日
要約：

【要約】継続的な画像データを順々に記憶し、その記憶した画像データを出力するための記憶素子。この記憶素子は、個々別々に機能することの出来るN個のメモリブロックを含む記憶ユニットと、この記憶ユニットの中に書込むための書込みアドレス信号を生成する書込みアドレスジェネレータと、この記憶ユニットから読出すための読出しアドレス信号を生成する読出しアドレスジェネレータとを含む。この記憶素子はさらに、各画像データの書込みおよび読出しの各開始アドレスをメモリブロック単位でシフトさせて書込み動作と読出し動作とが同じメモリブロックに対して同時に行われることの無いように書込みアドレス信号と読出しアドレス信号とを制御するためのコントローラを含む。この際、各画像データは、M個のブロック(M<N)の1つに等しいサイズを有している。

請求項（抜粋）：

継続的な画像データを順々に記憶し、その記憶した画像データを出力するための記憶素子において、それぞれ個別に機能することの出来るN個のメモリブロックを含む記憶ユニットと、上記記憶ユニットの中に書込むための書込みアドレス信号を生成する書込みアドレスジェネレータと、上記記憶ユニットから読出すための読出しアドレス信号を生成する読出しアドレスジェネレータと、 M個のブロック(M<N)の1つに等しいサイズを有している各画像データの書込みおよび読出しの各開始アドレスを上記メモリブロック単位でシフトさせて、書込み動作と読出し動作とが同じメモリブロックに対して同時に行われることの無いように上記書込みアドレス信号と上記読出しアドレス信号とを制御するためのコントローラと、を具えることを特徴とする記憶素子。

IPC (4件)：

G06T 1/60 450 , G06T 1/60 , G11C 8/00 312 , G11C 11/401

FI (4件)：

G06T 1/60 450 G , G06T 1/60 450 B , G11C 8/00 312 , G11C 11/34 371 H

引用特許：

審査官引用 (8件)

特開平1-310433
スキャンコンバータ
公報種別：公開公報出願番号：特願平4-218191 出願人：ソニー株式会社
特開平4-228170

全件表示

前のページに戻る