特許

J-GLOBAL ID：200903016589807714

メモリ装置

発明者： 山▲崎▼ 勉 ,  古家 九二雄 ,  今田 要一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立コンピュータエレクトロニクス
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-243421
公開番号（公開出願番号）：特開平6-095957
出願日： 1992年09月11日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 プログラムがイレーズ処理を意識することなく、容易に書替えを可能にしたフラッシュEEPROMを有するメモリ装置。【構成】 メモリ制御回路2は、図示しない処理装置CS21、WE22を受け取り、リクエスト元からのメモリ書き替えデータ24及びメモリ書き替えアドレス25をレジスタ6及びレジスタ7に保持させ、次に、RAMの通常メモリアクセス手段4にメモリ読み出し制御及びメモリ書き込み制御を行わせ、フラッシュEEPROM8の情報を全てRAM5に書き込ませる。その後、メモリアクセス手段4は、レジスタ7に保持されたRAM5上のメモリアドレスに対して、レジスタ6に保持されたデータをRAM5上で書き替える。メモリ制御回路2は、イレーズ手段3を起動し、フラッシュEEPROM8の一括消去を行わせ、その後、RAMの通常メモリアクセス手段4に、RAM5の書き替え後の情報を読み出して、フラッシュEEPROM8へ書き込ませる。

請求項（抜粋）：

フラッシュEEPROM、RAM、フラッシュEEPROMのイレーズ手段、メモリ書き込み及び読み出しを行うメモリアクセス手段、メモリ制御回路、及び、タイミング発生回路を備えて構成されるメモリ装置において、バイト書替えの要求が発生したとき、前記メモリ制御回路は、前記メモリアクセス手段に、フラッシュEEPROMの情報を前記RAMに格納する処理及び該RAM内で書き替えを行う処理を行わせ、フラッシュEEPROMのイレーズ処理を行わせた後、前記メモリアクセス手段に、RAMの情報をフラッシュEEPROMへ書き戻させることを特徴とするメモリ装置。