特許

J-GLOBAL ID：200903016589949659

半導体素子の製造方法

発明者： ▲高▼橋 昌宏
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 中島 淳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-090366
公開番号（公開出願番号）：特開平11-288899
出願日： 1998年04月02日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】 基板表面に付着する有機物を効率的に除去してシリコン酸化膜の絶縁耐圧特性を向上させた半導体素子の製造方法を提供する。【解決手段】 表面にゲート酸化膜が形成されたシリコン基板を、炉内温度を620°C程度のポリシリコン形成温度に調整したポリシリコン形成炉内に10分程度放置してからポリシリコン膜の形成を開始し、予め定めた厚さにシリコン膜が形成されたらリンを拡散してP型としてから、パターンニングを行ってポリシリコン電極を得る。

請求項（抜粋）：

シリコン酸化膜が表面に形成された基板を、高温に調整されたポリシリコン形成炉内においてシリコンを含む酸素系ガス雰囲気中に放置した後、真空吸引してから、基板の表面にポリシリコン膜を形成することを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/205 ,  H01L 29/78

FI (3件)：

H01L 21/28 301 A ,  H01L 21/205 ,  H01L 29/78 301 G