撮像装置および撮像システム

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：山下穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-202352
公開番号（公開出願番号）：特開2003-018465
出願日： 2001年07月03日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】スイッチ手段や制御線による撮像領域の占有面積増大を防ぐ。【解決手段】配列された4個の画素と、4個の画素どうしを共通に接続、非接続とする3個の第1のスイッチ手段とで第1の画素群を構成し、且つ配列された4個の第1の画素群と、4個の第1の画素群内の一又は二以上の画素どうしを共通に接続、非接続とする3個の第2のスイッチ手段とで第2の画素群を構成し、3個の第1のスイッチ手段のオンオフの制御により、第1の画素群内の画素の信号加算処理を行う加算処理モードと信号加算処理を行わない非加算処理モードとを切り換え、3個の第2のスイッチ手段のオンオフの制御により、第2の画素群内の第1の画素群間の信号加算処理を行う加算処理モードと信号加算処理を行わない非加算処理モードとを切り換えてなる。

請求項（抜粋）：

配列されたa個(aは2以上の自然数)の画素と、前記a個の画素を接続、非接続とする第1のスイッチ手段とを含む第1の画素群と、配列されたb個(bは2以上の自然数)の前記第1の画素群と、b個の前記第1の画素群にそれぞれ含まれる複数の画素を接続、非接続とする第2のスイッチ手段とを含む第2の画素群と、前記第1のスイッチ手段のオンオフの制御により、前記第1の画素群内の画素の信号加算処理を行う加算処理モードと前記第1の画素群内の画素の信号加算処理を行わない非加算処理モードとを切り換えるための複数の第1の画素群に含まれる複数の第1のスイッチ手段を共通に制御するための第1の共通信号線と、前記第2のスイッチ手段のオンオフの制御により、前記第2の画素群内の第1の画素群間の信号加算処理を行う加算処理モードと前記第2の画素群内の第1の画素群間の信号加算処理を行わない非加算処理モードとを切り換えるための複数の第2の画素群に含まれる複数の第2のスイッチ手段を共通に制御するための第2の共通信号線と、を有することを特徴とする撮像装置。

IPC (5件)：

H04N 5/335 , H01L 27/146 , H01L 31/02 , H04N 5/232 , H04N101:00

FI (6件)：

H04N 5/335 E , H04N 5/335 P , H04N 5/232 Z , H04N101:00 , H01L 27/14 A , H01L 31/02 A

Fターム (25件)：

4M118AA10 , 4M118BA14 , 4M118CA02 , 4M118DB09 , 4M118FA06 , 4M118FA34 , 4M118FA42 , 5C022AA13 , 5C022AB02 , 5C022AB22 , 5C022AC31 , 5C022AC42 , 5C022AC69 , 5C024CX00 , 5C024GX03 , 5C024GY31 , 5C024HX28 , 5C024HX50 , 5F088BA15 , 5F088BB03 , 5F088EA04 , 5F088EA08 , 5F088EA16 , 5F088KA03 , 5F088KA08

前のページに戻る