特許

J-GLOBAL ID：200903016602462438

信号レベル変換回路

発明者： 伊藤 栄作 ,  永井 賢治
出願人/特許権者： 富士通株式会社 ,  富士通ヴイエルエスアイ株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平3-170077
公開番号（公開出願番号）：特開平5-022107
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 本発明は信号レベル変換回路に係り、特にCMOS(ComplementaryMetal Oxide Semiconductor )レベルの入力信号をTTL(Transistor Transistor Logic )レベルの信号に変換して出力する信号レベル変換回路に関し、電源ノイズ対策を施すとともに、高速動作させることが可能な信号レベル変換回路を提供することを目的とする。【構成】 信号レベル変換回路100は、第1変換器101と、前記第1の信号レベルから前記第2の信号レベルへの信号レベル変換動作速度が信号レベルの立ち上がり時よりも立ち下がり時において高速である第2変換器102と、入力信号Sinの立ち上がり時に第1変換器101の出力信号Sout1を出力し、かつ、入力信号Sinの立ち下がり時に第2変換器102の出力信号Sout2を出力するセレクタ手段103と、を備えて構成する。

請求項（抜粋）：

第1の信号レベルを有する入力信号(Sin)を第2の信号レベルを有する出力信号(Sout )に変換して出力する信号レベル変換回路において、前記第1の信号レベルから前記第2の信号レベルへの信号レベル変換動作速度が信号レベルの立ち下がり時よりも立ち上がり時において高速である第1変換器(101)と、前記第1の信号レベルから前記第2の信号レベルへの信号レベル変換動作速度が信号レベルの立ち上がり時よりも立ち下がり時において高速である第2変換器(102)と、前記入力信号の立ち上がり時に前記第1変換器の出力信号を出力し、かつ、前記入力信号の立ち下がり時に前記第2変換器の出力信号を出力するセレクタ手段(103)と、を備えたことを特徴とする信号レベル変換回路。