特許
J-GLOBAL ID：200903016620942340
インターフェース回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
平木 道人
公報種別：公開公報
出願番号（国際出願番号）：特願平4-327595
公開番号（公開出願番号）：特開平6-149430
出願日： 1992年11月13日
公開日（公表日）： 1994年05月27日
要約：
【要約】【目的】 小型かつ低消費電力の小振幅用インターフェース回路を提供する。【構成】 パルス発生回路6は、デ-タ送受信用論理回路11から出力される論理データD1 に応答したワンショットのパルス信号Pを発生する。パルス信号Pのパルス幅TP は、送受信データの最小サイクルよりも十分に短い値に設定される。記憶回路17は、デ-タ送受信用論理回路11から出力される受信クロックWに応答して差動比較器8の出力信号D2 を一時的に記憶する。
請求項（抜粋）：
両端が整合終端用の抵抗を介して固定電位に接続された伝送ラインと、当該伝送ラインを介して2値データを相互に送受信する複数の論理回路網との間で、前記2値データの授受を行うインターフェース回路において、伝送ラインと接地電位との間に接続され、特定の端子にパルス信号を入力されてパルス幅に相当する期間だけ導通する半導体スイッチング素子と、論理回路網側から伝送ライン側への“L”レベルデータ送出時に、前記半導体スイッチング素子にパルス信号を供給する手段と、伝送ライン側から論理回路網側へのデータ送出時に、前記パルス信号供給時における前記伝送ライン上の論理レベルを記憶する手段とを具備し、前記パルス信号のパルス幅は、送受信データの最小サイクルよりも十分に短いことを特徴とするインターフェース回路。
IPC (2件)：
前のページに戻る
