特許

J-GLOBAL ID：200903016622885688

半導体装置の製造方法

発明者： 土居 司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-259434
公開番号（公開出願番号）：特開平6-112192
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 TEOS-O3系常圧CVD法によりシリコン酸化膜を形成する場合に、成膜速度の下地依存性を抑制する。これにより、半導体基板上の凹凸を良好に平坦化できるようにする。【構成】 シリコン酸化膜を、O3濃度0.2〜1.5%の範囲に設定して形成する。形成したシリコン酸化膜に対して温度750°C以上の熱処理を加える。

請求項（抜粋）：

TEOS-O3系常圧CVD法により所定の成膜条件でシリコン酸化膜を形成して、半導体基板上に生じた凹凸を埋め込むようにした半導体装置の製造方法において、上記シリコン酸化膜を、O3濃度を0.2%乃至1.5%の範囲に設定して形成し、続いて、上記シリコン酸化膜に対して温度750°C以上の熱処理を加えることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/316 ,  C30B 25/02 ,  C30B 25/14 ,  H01L 21/302

引用特許：

審査官引用 (3件)

• 特開平3-201435
  
• 特開平3-120825
  
• 特開平3-201435