特許

J-GLOBAL ID：200903016627376340

ベクトルロードストア回路

発明者： 田邊 昇
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-052558
公開番号（公開出願番号）：特開平6-266748
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】 (修正有)【目的】 高性能で安価な主記憶を実現可能とするベクトルロードストア回路を提供する。【構成】 メモリへのアクセスの際のブロック長を保持するアクセスブロック長設定部25と、ベクトルロード命令またはベクトルストア命令起動時に先頭アドレスを現在のメモリアクセス要求アドレスとして記憶するアドレス記憶部29と、その命令起動時にベクトル長を記憶する残りベクトル長記憶部31と、この記憶部31と設定部25とに記憶されるベクトル長を比較し小さい方をアクセス要求ブロック長とし、これに対応するバイト数をアドレス記憶部に記憶される値に加算したものを次のメモリアクセス要求アドレスとして記憶部29に記憶し、記憶部31の値からアクセス要求ブロック長に対応する語数を減算したものを記憶部31に記憶し、主記憶に対して連続ブロックアクセス要求を発生する制御部35とを具備する。

請求項（抜粋）：

連続ブロックアクセスの際に高速にアクセスが可能なRAMにより構成される主記憶に接続されるベクトルプロセッサのベクトルロードストア回路であって、メモリへのアクセスの際のブロック長を保持するアクセスブロック長設定部と、ベクトルロード命令またはベクトルストア命令起動時に先頭アドレスを現在のメモリアクセス要求アドレスとして記憶するアドレス記憶部と、ベクトルロード命令またはベクトルストア命令起動時にベクトル長を記憶する残りベクトル長記憶部と、この残りベクトル長記憶部に記憶されるベクルト長とアクセスブロック長設定部に記憶されるベクトル長とを比較して値の小さいブロック長をアクセス要求ブロック長とすると共に、このアクセス要求ブロック長に対応するバイト数をアドレス記憶部に記憶される値に加算したものを次のメモリアクセス要求アドレスとしてアドレス記憶部に記憶し、残りベクトル長記憶部の値からアクセス要求ブロック長に対応する語数を減算したものを残りベクトル長記憶部に記憶し、前記主記憶に対して連続ブロックアクセス要求を発生する制御部とを具備することを特徴とするベクトルロードストア回路。

IPC (2件)：

G06F 15/347 ,  G06F 12/00 592

引用特許：

審査官引用 (1件)

• 浴室ユニツト
  公報種別：公開公報   出願番号：特願平3-237872   出願人：積水化学工業株式会社