特許

J-GLOBAL ID：200903016633239761

半導体素子実装治具および半導体素子実装方法

発明者： 砂川 義隆 ,  林 祥剛 ,  浅辺 光男
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-324213
公開番号（公開出願番号）：特開2000-150775
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 基板上に、面実装部品を実装した後、半導体素子を前記基板上にフリップチップ実装する半導体素子実装方法において、面実装部品の実装に伴う基板の変形を矯正することによって、半導体素子をフリップチップ実装する場合の高密度実装性、高速動作性および高信頼性を実現する。【解決手段】 基板1の両面に実装された面実装部品の形状と相対した位置に形成した、溝加工部2と半導体素子5の周辺に開口部3を設けた、プレート4とプレート6を構成し、基板1の表面側・裏面側に前記プレート4、6を載置し、規制ピン10を用いて前記プレート4、6に設けた複数の穴と基板1に設けた穴へ勘合させ、取り付けビス7で締め付け固定させることにより、基板1の保持と反りを矯正する。

請求項（抜粋）：

基板上に、面実装部品を実装し、半導体素子を前記基板上にフリップチップ実装する場合に、前記基板の実装面を自重および/または外力により押圧することによって、前記面実装部品の実装に伴う前記基板の変形を矯正するために用いられる半導体素子実装治具であって、治具本体の前記実装面に押圧される側に、前記押圧時に前記面実装部品が前記治具本体に当接しないように配置された切り欠き部を備えることを特徴とする半導体素子実装治具。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311

FI (2件)：

H01L 25/08 Z ,  H01L 21/60 311 Q

Fターム (3件)：

5F044LL07 ,  5F044PP15 ,  5F044QQ01