特許
J-GLOBAL ID：200903016645550071
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-288890
公開番号（公開出願番号）：特開平5-129595
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 ホットキャリアにより特性を劣化させることなく、トランジスタ寸法およびメモリセル寸法を縮小することができる半導体装置およびその製造方法を提供する。【構成】 ゲート酸化膜2はゲート電極端においてゲートバーズビーク2aによりゲート電極端以外より厚い部分を備えておりホットキャリア耐性が高い。ゲート電極の多結晶シリコン膜3の周囲をシリコン酸化膜4とシリコン酸化膜のサイドウォール7aにより囲み、その外側をさらにシリコン窒化膜9により囲み、配線膜との完全な電気的絶縁を保つ。ゲートバーズビーク2aを形成するための酸化は、850°C以上950°C以下でウェット雰囲気で行い、多結晶シリコン膜3中のリン濃度は1×1020以下とし、多結晶シリコン膜3表面での突起成長を抑制する。
請求項（抜粋）：
シリコン基板上にゲート酸化膜を介して多結晶シリコン膜よりなるゲート電極を備えた半導体装置であって、前記ゲート電極の端部におけるゲート酸化膜の膜厚を厚くし、前記ゲート電極の上部および側壁にシリコン酸化膜とシリコン窒化膜からなる絶縁膜を設けたことを特徴とする半導体装置。
IPC (2件)：
H01L 29/784
, H01L 21/336
H01L 29/78 301 G
, H01L 29/78 301 L
