特許
J-GLOBAL ID：200903016667671174
記憶情報保護回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-255298
公開番号（公開出願番号）：特開平7-093223
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】簡易な回路構成でEPROMの任意のビット及び任意の領域を読み出し禁止とすることを可能とする記憶情報保護回路の提供。【構成】EPROMセル群のドレインが共通に接続する配線と、外部から入力されるアドレスに従って配線に接続するEPROMセル群の中から一のEPROMセルを選択するXセレクタと、配線を複数入力し外部から入力されるアドレスに従って配線の中から一を選択するYセレクタと、Yセレクタの出力をとり込んで電位を判定するセンスアンプから成るEPROMにおいて、読み出し禁止用のデータを書き込むためのEPROMセルを配線に付加する。
請求項（抜粋）：
EPROMセル群のドレインが共通に接続する配線と、外部から入力されるアドレスに従って前記配線に接続する前記EPROMセル群の中から一のEPROMセルを選択するXセレクタと、前記配線を複数入力し外部から入力されるアドレスに従って前記配線の中から一を選択するYセレクタと、前記Yセレクタの出力をとり込んで電位を判定するセンスアンプから成るEPROMにおいて、読み出し禁止用のデータを書き込むためのEPROMセルを前記配線に付加したことを特徴とする記憶情報保護回路。
IPC (2件)：
G06F 12/14 320
, G11C 16/06
