特許

J-GLOBAL ID：200903016676580572

ディジタル/アナログ混載半導体集積回路

発明者： 采女 豊
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-197741
公開番号（公開出願番号）：特開2000-031381
出願日： 1998年07月13日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 ディジタル回路とアナログ回路を1チップ上に混載した半導体集積回路において、アナログ/ディジタル間で雑音の干渉を抑制し、高集積度の半導体集積回路を安価に製造する。【解決手段】 低抵抗半導体基板3上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層4を有し、電源に接続されたNウエル5-1,5-2とグランドに接続されたPウエル6-1,6-2とからなるウェル領域をその第2の半導体層4に形成したディジタル/アナログ混載半導体集積回路において、前記ウエル領域の側面および底面の少なくとも一部に第2の半導体層4よりも比抵抗値が高く同一伝導型である第3の半導体領域11-1,11-2を設けた。

請求項（抜粋）：

比較的低い比抵抗値を持つ低抵抗半導体基板上に、それよりも比抵抗値が高い同一伝導型である第2の半導体層を有し、電源に接続されたNウエルとグランドに接続されたPウエルとからなるウェル領域をその第2の半導体層に形成したディジタル/アナログ混載半導体集積回路において、前記ウエル領域の側面および底面の少なくとも一部に第2の半導体層よりも比抵抗が高く同一伝導型である第3の半導体領域を設けたことを特徴とするディジタル/アナログ混載半導体集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (8件)：

5F038BH10 ,  5F038BH19 ,  5F038CA05 ,  5F038DF12 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ20