液晶表示装置用アレー基板製造方法

発明者：
出願人/特許権者：
代理人 (1件)：岡部正夫 (外10名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-111255
公開番号（公開出願番号）：特開2003-347314
出願日： 2003年04月16日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】本発明によるアレー基板製造方法はスリットマスクを用いると同時に、基板の上部に構成する保護膜をプリンティング方式で形成する方法を利用した3マスク工程で液晶表示装置用アレー基板を製作して工程収率を改善する。【解決手段】本発明は液晶表示装置に係り、特に液晶表示装置用アレー基板の製造方法に関する。本発明は、スリットマスクを利用した回折露光工程でスイッチング素子を形成して、最終工程である保護膜形成工程においてマスク工程でないプリンティング方式で必要な領域にのみ保護膜を形成する。連続して、保護膜間に露出された絶縁膜をエッチングしてゲートパッド電極端子とデータパッド電極端子を露出する。このようにすると、3マスク工程で液晶表示装置用アレー基板を製作することが可能であって、材料費を節減できるのみならず工程時間を短縮できて、複数の工程中発生する工程誤差を最少化できるために収率を改善することができる。

請求項（抜粋）：

基板上にゲート配線と、ゲート電極及びゲートパッドを形成する段階と;前記ゲート配線とゲート電極及びゲートパッド上にゲート絶縁膜を形成する段階と;前記ゲート絶縁膜上部にアクティブ層を形成する段階と;前記アクティブ層上部にオーミックコンタクト層を形成する段階と;前記オーミックコンタクト層上部にデータ配線と、データパッド、そしてソース及びドレイン電極を形成する段階と;前記ソース及びドレイン電極上部に前記ドレイン電極と接触する画素電極を形成する段階と;前記画素電極を含む前記基板上部に第1保護膜を形成する段階と;前記第1保護膜上に前記ゲートパッドとデータパッド上部の第1保護膜をあらわす第2保護膜を形成する段階;及び前記第2保護膜によりあらわれた前記第1保護膜をパターニングして前記ゲートパッドとデータパッドをあらわす段階を含む液晶表示装置用アレー基板製造方法。

IPC (5件)：

H01L 21/336 , G02F 1/1368 , G09F 9/00 338 , G09F 9/30 338 , H01L 29/786

FI (4件)：

G02F 1/1368 , G09F 9/00 338 , G09F 9/30 338 , H01L 29/78 612 D

Fターム (59件)：

2H092JA26 , 2H092JA29 , 2H092JA38 , 2H092JB13 , 2H092JB23 , 2H092JB32 , 2H092JB38 , 2H092JB57 , 2H092JB63 , 2H092JB69 , 2H092KA05 , 2H092MA08 , 2H092MA12 , 2H092MA35 , 2H092MA37 , 2H092NA27 , 5C094AA42 , 5C094AA44 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA09 , 5C094DA13 , 5C094DB01 , 5C094FB14 , 5C094GB10 , 5F110AA16 , 5F110BB01 , 5F110CC07 , 5F110EE03 , 5F110EE04 , 5F110EE14 , 5F110EE43 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF27 , 5F110GG02 , 5F110GG15 , 5F110HK04 , 5F110HK09 , 5F110HK21 , 5F110NN02 , 5F110NN03 , 5F110NN14 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN72 , 5F110QQ01 , 5F110QQ04 , 5F110QQ05 , 5F110QQ06 , 5G435AA17 , 5G435BB12 , 5G435CC09 , 5G435HH13 , 5G435KK05

引用特許：

審査官引用 (3件)

半導体装置およびその作製方法
公報種別：公開公報出願番号：特願2000-064227 出願人：株式会社半導体エネルギー研究所
TFTアレイの製造方法
公報種別：公開公報出願番号：特願2000-241264 出願人：株式会社アドバンスト・ディスプレイ
液晶表示装置の製造方法
公報種別：公開公報出願番号：特願平10-167994 出願人：三菱電機株式会社

前のページに戻る