特許

J-GLOBAL ID：200903016744869241

半導体論理集積回路

発明者： 尾崎 英晴
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-317016
公開番号（公開出願番号）：特開平6-160479
出願日： 1992年11月26日
公開日（公表日）： 1994年06月07日
要約：

【要約】【目的】スキャンパステスト時におけるシフト動作モードにおいて、確実なシフトレジスタ動作をさせる。【構成】基本回路として使用されるスキャンパス用フリップフロップ1は、データ端Dにスキャンモードコントロール信号SMCに対応してセレクタ2を介してスキャンイン信号SIまたはデータ信号SDを入力しクロック端Cにクロック信号SCKを入力してQ出力端QからQ出力信号SQをまたQR端から反転Q出力信号SQRを出力するフリップフロップ3と、反転Q出力信号SQRを出力スキャンアウト信号SOとして出力するゲートにクロック信号SCKを入力するトランスファ・ゲート4とラッチ回路5とを有している

請求項（抜粋）：

データ端にスキャンモード制御信号に対応してスキャンイン信号またはデータ信号を入力しクロック端にクロック信号を入力して動作する複数のフリップフロップを縦続接続し、シフトレジスタ回路として動作させるスキャンパステスト回路に構成できる半導体論理集積回路において、前記スキャンパステスト回路は、前記シフトレジスタ回路内のそれぞれ前記フリップフロップの出力信号が、前記クロック信号をゲートに入力するトランスファ・ゲートとラッチ回路とを介して出力スキャンアウト信号として出力することを特徴とする半導体論理集積回路。

IPC (2件)：

G01R 31/28 ,  H03K 3/037

引用特許：

審査官引用 (3件)

• 特開平4-072583
  
• 特公平4-063415
  
• 特開昭61-004979