特許

J-GLOBAL ID：200903016751991583

銅配線製造方法、半導体装置、及び銅配線製造装置

発明者： ▲高▼橋 誠一 ,  楠本 淑郎 ,  高橋 正行 ,  村田 真朗 ,  劉 身健
出願人/特許権者： 日本真空技術株式会社
代理人 (1件)： 石島 茂男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-046322
公開番号（公開出願番号）：特開平8-222568
出願日： 1995年02月10日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 ウェット工程を用いることなく、簡単な工程で銅配線を形成する。【構成】 基板2,12上に成膜され、溝4,14が設けられた絶縁膜3,13表面にバリア層5,15と銅薄膜6,16とをこの順で成膜し、前記溝4,14内を銅で充填した後、前記銅薄膜6,16表面に、正2価の銅有機錯体ガスと電子供与性中性配位子ガスとを供給すると、前記銅薄膜6,16表面の銅は正1価の銅有機錯体に転換され、真空排気で除去されるので、前記溝4,14内には銅薄膜配線6',16'が残る。前記溝4,14は微細幅に形成できるので、この銅薄膜配線6',16'も微細化できる。更に、前記銅薄膜配線6'16'上にキャップ層7',17'を設けると、カプセル化された銅配線9,19ができ、銅が腐食したり絶縁膜中を拡散したりしなくなる。

請求項（抜粋）：

基板上に成膜され、溝が設けられた絶縁膜表面にバリア層を成膜するバリア層成膜工程と、前記バリア層表面に銅薄膜を成膜して前記溝内を銅で充填する銅充填工程と、前記溝内に充填された銅を残して前記銅薄膜を除去し、該溝内に銅配線を形成する配線形成工程とを有する銅配線製造方法であって、前記配線形成工程は、前記銅薄膜表面に、正2価の銅有機錯体ガスと電子供与性中性配位子ガスとを供給し、前記銅薄膜を正1価の銅有機錯体にして除去するエッチバック工程を有することを特徴とする銅配線製造方法。

IPC (5件)：

H01L 21/3205 ,  C23F 1/12 ,  C23F 4/00 ,  C23C 16/18 ,  C23C 16/34

FI (6件)：

H01L 21/88 J ,  C23F 1/12 ,  C23F 4/00 E ,  C23C 16/18 ,  C23C 16/34 ,  H01L 21/88 M