特許
J-GLOBAL ID：200903016777721746
ニューロプロセッサ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-322678
公開番号（公開出願番号）：特開平5-159087
出願日： 1991年12月06日
公開日（公表日）： 1993年06月25日
要約：
【要約】【目的】 演算処理部のシナプス荷重を複数のメモリに分割して計算順序に合わせて割り付けし、さらに、複数の演算処理部で同時に並列に動作するデータ転送回路を使用することによって、大規模なニューラルネットワークの計算を高速に処理するニューロプロセッサを提供する。【構成】 入力層、中間層、出力層からなる3層階層型ニューラルネットワークを計算する場合、各層に対応して、複数個のチップを図1のように接続する。ここで、チップ101、102、103、104が入力層、チップ105、106、107、108が中間層、チップ109、110が出力層に対応している。シナプス荷重をこれらのチップに内蔵しているメモリに、計算順序に分割して割り付けることにより、シナプス荷重の転送を実行しなくても、ニューラルネットワークの前向き伝搬と逆向き伝搬の計算ができる。この結果、演算処理部間のデータ転送数は大幅に低減されて大規模なニューラルネットワークの計算を高速に行うことができる。
請求項（抜粋）：
シナプスの結合重み保持用メモリをチップ上あるいはチップ外に持ち、ニューラルネットワークのバックプロパゲーション学習則に従って学習する演算処理部分を1チップ上に複数個有し、それらを1チップ上で接続したニューロプロセッサ。
IPC (2件)：
引用特許：
前のページに戻る
