特許
J-GLOBAL ID：200903016787517250
1チツプマイクロコンピユータ
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-285336
公開番号（公開出願番号）：特開平5-128283
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】1チップマイクロコンピュータ内の使用しない周辺機能に供給するクロック信号を、固定レベルとする事で動作電流を低減すること。【構成】CPU1より出力する周辺機能選択データを、バス10と入出力バス11とを介して取り込みデコードするデコーダ4,5群と、クロック信号を生成するクロックジェネレータ6と、デコーダの出力信号が“H”の時クロック信号を入力して周辺機能にクロック信号を供給するクロック信号制御回路8,9群を設け、デコーダの出力信号が“L”となったら選択されない周辺機能に供給するクロック信号を、クロック信号制御回路で“L”にして、動作を停止させ、この周辺機能で消費される電流を低減することで全体の動作電流低減を行う。
請求項（抜粋）：
CPUと、前記CPUと入出力を行う入出力バスと、前記入出力バスのデータをデコードする複数のデコーダと、前記入出力バスに接続し複数のデコーダの出力信号を各々入力とする複数の周辺機能と、クロック信号を発生するクロックジェネレータとを備え、前記クロックジェネレータの出力信号を入力とし、デコーダの出力信号で、前記周辺機能に与えるクロック信号を制御する制御手段を有していることを特徴とする1チップマイクロコンピュータ。
IPC (2件)：
G06F 15/78 510
, G06F 1/04 301
