特許

J-GLOBAL ID：200903016798872876

イメージセンサ

発明者： 村松 良徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-316683
公開番号（公開出願番号）：特開2000-152084
出願日： 1998年11月06日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 CMOS型イメージセンサにおいて、ビット線読み出し切り替え時のデータ線電位の遷移時間を短くする。【解決手段】 開示されるイメージセンサは、ピクセル1n の露光時の出力電圧を保持する容量CSと未露光時の出力電圧を保持する容量CRとを備え、ビット線読み出し時、容量CSの電圧と容量CRの電圧とをそれぞれソースフォロア3n とソースフォロア5n を介して信号出力線LS とリファレンス出力線LR とに読み出すようにしたイメージセンサに係り、ソースフォロア3n の電流源7とソースフォロア5n の電流源8とに対して並列に電流制御回路11,12を設けて、ビット線切り替え時、容量CS又は容量CRの電圧がロウレベルからハイレベルに遷移する場合に、ビット線の読み出し開始時に、信号出力線LS とリファレンス出力線LR の電位をハイレベルにリセットするように構成されている。

請求項（抜粋）：

ビット線ごとのデータ出力線に対応して、該データ出力線に接続されたピクセルの露光時の出力電圧を保持する第1の容量と、該ピクセルの未露光時の出力電圧を保持する第2の容量とを備え、ビット線読み出し時、前記第1の容量の電圧と第2の容量の電圧とをそれぞれ第1のソースフォロアと第2のソースフォロアを介して第1のデータ線と第2のデータ線とに読み出すようにしたイメージセンサにおいて、前記第1のソースフォロアトランジスタに電流を供給する第1の電流源と、第2のソースフォロアのトランジスタに電流を供給する第2の電流源とに対して、それぞれ並列に、第1の電流制御手段と第2の電流制御手段とを設けて、ビット線切り替え時、少なくとも前記第1の容量又は第2の容量の電圧が特定方向に遷移する場合に、ビット線の読み出し開始時において、該第1のデータ線と第2のデータ線の電位を前記特定方向に強制的にリセットするように構成したことを特徴とするイメージセンサ。

IPC (2件)：

H04N 5/335 ,  H01L 27/146

FI (3件)：

H04N 5/335 E ,  H04N 5/335 Z ,  H01L 27/14 A

Fターム (15件)：

4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118DB01 ,  4M118DD09 ,  4M118DD12 ,  4M118FA06 ,  5C024AA01 ,  5C024CA00 ,  5C024FA01 ,  5C024FA11 ,  5C024GA01 ,  5C024GA31 ,  5C024GA33 ,  5C024HA09