特許

J-GLOBAL ID：200903016799160187

キャパシタの製造方法及びキャパシタ

発明者： 前島 幸彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371771
公開番号（公開出願番号）：特開2000-196032
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】 (修正有)【課題】 微細キャパシタを充分な加工精度で歩留まり良く得る事のできるキャパシタの製造方法及びキャパシタを提供する。【解決手段】 基板上に下部電極用の導電膜4、誘電体膜3、上部電極用の導電膜4を順次成膜する工程と、該上部電極用の導電膜上に第一の絶縁膜5を形成する工程と、該第一の絶縁膜をパターンニングする工程と、該第一の絶縁膜パターンをマスクとして前記上部電極用の導電膜4および前記誘電体膜3をエッチングしてパターンを形成する工程と、前記第一の絶縁膜パターンを残したままで、前記下部電極用の導電膜上に第二の絶縁膜7を形成する工程と、該第二の絶縁膜をパターンニングする工程と、該第二の絶縁膜パターンをマスクとして前記下部電極2をエッチングしてパターンを形成する工程と、前記第二の絶縁膜パターンと前記下部電極とを被覆する第三の絶縁膜9を成膜する工程とを含むを特徴とする。

請求項（抜粋）：

基板上に下部電極用の導電膜、誘電体膜、上部電極用の導電膜を順次成膜する工程と、該上部電極用の導電膜上に該導電膜をエッチングする際のマスクとしての機能を有する第一の絶縁膜を形成する工程と、該第一の絶縁膜をパターンニングする工程と、該第一の絶縁膜パターンをマスクとして前記上部電極用の導電膜および前記誘電体膜をエッチングしてパターンを形成する工程と、前記第一の絶縁膜パターンを残したままで、前記下部電極用の導電膜上に該導電膜をエッチングする際のマスクとしての機能を有する第二の絶縁膜を形成する工程と、該第二の絶縁膜をパターンニングする工程と、該第二の絶縁膜パターンをマスクとして前記下部電極をエッチングしてパターンを形成する工程と、前記第二の絶縁膜パターンと前記下部電極とを被覆する第三の絶縁膜を成膜する工程とを含むことを特徴とするキャパシタの製造方法。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (20件)：

5F001AA17 ,  5F001AD33 ,  5F001AE50 ,  5F001AG10 ,  5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038AC20 ,  5F038DF05 ,  5F038EZ15 ,  5F083FR01 ,  5F083JA15 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA56 ,  5F083MA01 ,  5F083MA18 ,  5F083PR03 ,  5F083PR07