特許

J-GLOBAL ID：200903016807684069

半導体薄膜

発明者： 田邉 浩
出願人/特許権者： 日本電気株式会社
代理人 (3件)： 机 昌彦 ,  河合 信明 ,  谷澤 靖久
公報種別：公開公報
出願番号（国際出願番号）：特願2003-118214
公開番号（公開出願番号）：特開2004-006840
出願日： 2003年04月23日
公開日（公表日）： 2004年01月08日
要約：

【課題】トラップ準位密度の小さいシリコン薄膜を光照射によって形成する技術を提供すると共に、大面積基板上に再現性よくその技術を応用するための技術を提供する。【解決手段】光の照射工程を有する半導体薄膜の形成方法において、光が光マスク上に形成したパターンを半導体薄膜上に投影露光して、半導体薄膜上の所定の領域を改質する工程と、上記半導体薄膜上に絶縁膜を連続的に形成する工程とを含ませる。また、前記光照射による改質を経た領域と光学的な色が異なる光照射を経ない領域との色差を用いてアライメントマークを形成する。前記アライメントマークを基準に、フォトリソグラフィ工程及びエッチング工程、並びに上記半導体薄膜の上記積層膜の一部を基板上から除去する工程に際しての位置決めを行う。【選択図】 図3

請求項（抜粋）：

基板上に形成され、光照射による改質を経た領域と光照射を経ない領域とが混在する半導体薄膜と、この半導体薄膜の表面に該半導体薄膜とは組成の異なる薄膜を積層して積層膜を形成してなる半導体薄膜であって、前記光照射による改質を経た領域と光学的な色が異なる光照射を経ない領域との色差を用いて形成したアライメントマークを有することを特徴とする半導体薄膜。

IPC (4件)：

H01L21/336 ,  H01L21/027 ,  H01L21/20 ,  H01L29/786

FI (4件)：

H01L29/78 627G ,  H01L21/20 ,  H01L21/30 502M ,  H01L29/78 627C

Fターム (68件)：

5F046EA02 ,  5F046EA14 ,  5F046EA15 ,  5F046EB01 ,  5F046EB05 ,  5F046FA20 ,  5F052AA02 ,  5F052BA07 ,  5F052BA11 ,  5F052BA12 ,  5F052BA18 ,  5F052BB01 ,  5F052BB02 ,  5F052BB06 ,  5F052BB07 ,  5F052DA02 ,  5F052DB02 ,  5F052DB03 ,  5F052EA13 ,  5F052HA03 ,  5F052JA04 ,  5F110AA26 ,  5F110BB02 ,  5F110BB04 ,  5F110BB09 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD30 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE45 ,  5F110FF02 ,  5F110FF09 ,  5F110FF29 ,  5F110FF30 ,  5F110FF32 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ18 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110NN02 ,  5F110NN23 ,  5F110NN27 ,  5F110NN35 ,  5F110NN36 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110PP07 ,  5F110PP13 ,  5F110PP26 ,  5F110PP40 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ11 ,  5F110QQ25