特許
J-GLOBAL ID：200903016813768169
周波数シンセサイザ
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
志賀 富士弥
公報種別：公開公報
出願番号（国際出願番号）：特願平4-054616
公開番号（公開出願番号）：特開平6-006214
出願日： 1992年03月13日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】 従来の周波数シンセサイザの耐外来雑音特性を保ちつつ、周波数切換時間を短くする。【構成】 位相比較回路10とフィルタ回路11を別個に設けて2つの位相同期ループを形成し、第1位相同期ループの第1フィルタ回路10の時定数よりも第2位相同期ループの第2フィルタ回路11の時定数を小さくする。ここで、周波数切換を行わない定常時にはフィルタ回路11の時定数が大きい第1位相同期ループを、周波数切換時にはフィルタ回路11の時定数が小さい第2位相同期ループを動作させる。これにより、第1位相同期ループが持つ優れた耐外来雑音特性と、第2位相同期ループが持つ高速な周波数切換速度の双方を兼ね備える。
請求項（抜粋）：
基準発振回路と電圧制御発振回路と可変分周回路を持つ位相同期ループから構成される周波数シンセサイザにおいて、該基準発振回路の出力信号と該可変分周回路の出力信号の位相差を検出する第1および第2の位相比較回路を備え、該第1の位相比較回路の出力信号の高調波成分と雑音を除去する第1のフィルタ回路および該第2の位相比較回路の出力信号の高調波成分と雑音を除去し該第1のフィルタ回路より時定数が小さい第2のフィルタ回路を備えるかまたは該第1のフィルタ回路のみを備え、該第1のフィルタ回路の出力信号と該第2のフィルタ回路の出力信号との和または該第1のフィルタ回路の出力信号と該第2の位相比較回路の出力信号との和により該電圧制御発振回路の制御電圧を与える加算回路を具備し、周波数切換を行わない定常時では該第2のフィルタ回路または該第2の位相比較回路の出力信号を変化させずに該第1の位相比較回路の出力信号により該電圧制御発振回路の発振周波数を制御し、周波数切換時では該第2の位相比較回路の出力信号により該電圧制御発振回路の発振周波数を制御し、周波数切換終了後に該第2のフィルタ回路または該第2の位相比較回路の出力信号を一定に保ち、その後該基準発振回路の出力信号の特定位相に同期して該可変分周回路をリセットし、該可変分周回路のリセット以後に該第1の位相比較回路による該電圧制御発振回路の制御を再開する動作制御手段を持つことを特徴とする周波数シンセサイザ。
IPC (4件)：
H03L 7/18
, H03L 7/087
, H03L 7/091
, H03L 7/107
H03L 7/18 Z
, H03L 7/08 P
, H03L 7/08 C
, H03L 7/10 E
