同期型半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-236527
公開番号（公開出願番号）：特開平8-102188
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：

【要約】【目的】同期型半導体記憶装置のスタンバイ電流を削減する。【構成】本発明の同期型半導体記憶装置は、アドレスADDの入力に対応する入力回路1と、行アドレス選択/読み出し/書き込みを制御するコマンド信号入力に対応する入力回路21と、外部のクロック入力に対応する入力回路34と、データ出力に対応する出力回路20と、データ入力に対応する入力回路32と、ラッチ回路2、5、19、22および31と、列アドレスバッファ3と、列デコーダ4と、行アドレスバッファ7と、行デコーダ8と、メモリセルアレイ10と、列アドレス制御回路11と、行アドレス制御回路13と、センスアンプ16と、データアンプ18と、書き込み制御回路26と、読み出し制御回路27と、モード設定回路33と、内部クロック信号発生回路35と、論理回路37、43および45と、遅延回路39とを備えて構成される。

請求項（抜粋）：

ダイナミック・ランダム・アクセス・メモリーを形成するメモリセルアレイと、外部より入力される行アドレス/列アドレスを含むアドレス信号を受けて入力するアドレス入力手段と、前記アドレス入力手段を介して得られるアドレス情報を受けて、前記メモリセルアレイに対するメモリセル選択信号を生成して出力するアドレス設定手段と、外部からの行アドレス選択制御/読み出し制御/書き込み制御を含むコマンド信号を受けて入力するコマンド入力手段と、前記コマンド入力手段を介して得られるコマンド情報を受けて、前記メモリセルアレイに対応するデータの読み出し動作ならびにデータの書き込み動作を制御するデータ読み書き制御手段と、前記データ読み書き制御手段による制御作用を介して、前記メモリセルアレイから読み出されるデータを出力するデータ出力手段と、前記メモリセルアレイに書き込むためのデータを入力するデータ入力手段と、外部からのクロック信号を受けて入力するクロック入力手段と、前記クロック入力手段を介して得られるクロック情報を受けて、所定の基準内部クロック信号を生成して出力する内部クロック生成手段と、前記前記基準内部クロック信号を受けてタイミングの異なる内部クロック信号を生成し、前記アドレス入力手段、前記アドレス設定手段、前記コマンド入力手段、前記データ読み書き制御手段、前記データ出力手段および前記データ入力手段に対するタイミング制御用のクロック信号として出力する内部クロックタイミング制御手段とを備える同期型半導体記憶装置において、前記内部クロック生成手段より出力される基準内部クロック信号、モードレジスタセットサイクルに対応して設定される複数のレベル信号および複数の行アドレス許可信号を入力して、前記データ読み書き制御手段に対するタイミング制御用の内部クロック信号を少なくとも生成して出力する第1の回路手段と、前記内部クロック生成手段より出力される基準内部クロック信号および前記複数の行アドレス許可信号を入力して、前記データ入力手段に対するタイミング制御用の内部クロック信号を生成して出力する第2の回路手段と、を少なくとも前記内部クロックタイミング制御手段内に備えることを特徴とする同期型半導体記憶装置。

引用特許：

審査官引用 (2件)

特開昭62-287499
半導体メモリ装置
公報種別：公開公報出願番号：特願平4-067795 出願人：日本電気株式会社

前のページに戻る