特許
J-GLOBAL ID：200903016829186720
半導体素子収納用パッケージ
発明者：
出願人/特許権者：
代理人 (1件)：
小野 由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107505
公開番号（公開出願番号）：特開平5-304222
出願日： 1992年04月27日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 半導体素子収納用パッケージに関し、複数個を接合して使用したときでも半導体素子の動作不良が起こりにくくすること。【構成】 半導体素子収納用パッケージ1は、金属基体2と、金属基体2上に配置されかつ半導体素子20を収納するための収納部9を形成する金属枠体3と、金属枠体3の切欠き部7と金属基体2とにより形成された開口部8を封止する絶縁性の端子取り付け部材4とから主に構成されている。端子取り付け部材4は、金属枠体3の内外に延びる複数のメタライズストリップライン14を備えている。金属基体2の端部は、半導体素子収納用パッケージ1同士を並べて接合するときに双方のメタライズストリップライン14間の電圧定在波比が50GHz以下で1.3以下になるよう端子取り付け部材4の平板部10の端部と位置合わせされている。
請求項（抜粋）：
半導体素子を気密に封止し得る半導体素子収納用パッケージであって、金属製の板状体と、前記板状体上に配置されかつ前記半導体素子を収納するための収納部を形成する金属枠体と、前記板状体上に配置されかつ前記金属枠体の内外に延びる複数の端子取り付け電極を有する絶縁性部材とを備え、前記板状体の端部は、半導体素子収納用パッケージ同士を並べて接合するときに前記端子取付電極間の電圧定在波比が50GHz以下で1.3以下になるよう前記絶縁性部材の端部と位置合わせされている、半導体素子収納用パッケージ。
IPC (3件)：
H01L 23/04
, H01P 1/30
, H01P 3/08
