ディジタル光受信回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：高橋詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-363566
公開番号（公開出願番号）：特開2000-188573
出願日： 1998年12月21日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】回路規模低減による高集積化が実現でき、かつ入力振幅が微少な場合においても十分な同一符号連続耐力を備えるモノリシック集積化光受信回路を実現する。【解決手段】入力光信号パルス列は、受光素子1で電流に変換され、差動出力前置増幅器2で電圧パルスに変換される。抵抗器3a,抵抗器3bおよびコンデンサ6から成る平均値検出回路は、差動出力前置増幅器2の正相出力および逆相出力の時間平均値を検出する。第1の加算器4aは差動出力前置増幅器2の正相出力Aと平均値検出回路の逆相出力B’を加算し、第2の加算器4bは差動出力前置増幅器2の逆相出力A’と平均値検出回路の正相出力Bを加算する。リミッタ増幅器5は第1および第2の加算器4a,4bの出力の差電圧を増幅する。以上の全回路は直流結合されている。

請求項（抜粋）：

差動出力前置増幅器と、前記差動出力前置増幅器の正相出力および逆相出力の時間平均値を検出する平均値検出回路と、前記差動出力前置増幅器の正相出力と前記平均値検出回路の逆相出力を加算する第1加算器と、前記差動出力前置増幅器の逆相出力と前記平均値検出回路の正相出力を加算する第2加算器と、前記第1加算器および第2加算器の出力の差電圧を増幅するリミッタ増幅器を具備することを特徴とするディジタル光受信回路。

IPC (7件)：

H04B 10/28 , H04B 10/26 , H04B 10/14 , H04B 10/04 , H04B 10/06 , H03F 3/08 , H04B 10/00

FI (3件)：

H04B 9/00 Y , H03F 3/08 , H04B 9/00 B

Fターム (19件)：

5J092AA03 , 5J092AA12 , 5J092CA91 , 5J092CA92 , 5J092HA01 , 5J092HA25 , 5J092HA29 , 5J092HA44 , 5J092KA02 , 5J092KA20 , 5J092SA13 , 5J092TA01 , 5J092TA02 , 5J092UL01 , 5J092VL07 , 5J092VM06 , 5K002AA03 , 5K002BA07 , 5K002DA05

引用特許：

審査官引用 (1件)

特許第3259767号

前のページに戻る