特許
J-GLOBAL ID：200903016855357355
カウンタ、同期化メモリ装置、バーストアドレスのシーケンス生成方法および半導体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133842
公開番号（公開出願番号）：特開平10-177789
出願日： 1997年05月23日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 バースト終了信号を即時に発信するバーストアドレスカウンタを提供する。【解決手段】 カウンタ130はバーストシーケンスの完了を示すバースト終了信号を駆動する。カウンタは外部アドレスを受取るアドレスレジスタ12,14,16と、外部アドレスを加算してバーストアドレスのシーケンスの次のアドレスを生成する加算器20と、バーストシーケンスの第2から最後までのバーストアドレスを決定するマイナス2減算器138と、比較器22とを含む。マイナス2減算器により比較器はバーストシーケンスの完了を従来のカウンタより早く決定できる。それは、マイナス2減算器がシーケンスの最後から1つ前のアドレスを決定でき、それにより比較器がバースト終了信号をより早い時点で発信できるからである。
請求項（抜粋）：
外部アドレスからバーストアドレスのシーケンスを生成し、かつ該バーストシーケンスの完了を示すようバースト終了信号を生成するためのカウンタであって、該カウンタは、前記外部アドレスを受取るためのレジスタと、前記バーストアドレスのシーケンスの次のアドレスを生成するよう前記外部アドレスを加算するための第1の回路と、前記バーストアドレスのシーケンスの第2から最後までのアドレスを決定するための第2の回路と、前記次のアドレスが前記第2から最後までのアドレスに等しいかどうかを決定し、それに応じて前記バースト終了信号を発信するための第3の回路とを含むことを特徴とするカウンタ。
IPC (2件)：
G11C 11/407
, G11C 7/00 312
G11C 11/34 362 S
, G11C 7/00 312 Z
