特許
J-GLOBAL ID：200903016865066294
半導体スイッチング素子保護用スナバ回路
発明者：
出願人/特許権者：
代理人 (1件)：
松本 英俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-063425
公開番号（公開出願番号）：特開平5-276650
出願日： 1992年03月19日
公開日（公表日）： 1993年10月22日
要約：
【要約】【目的】半導体スイッチング素子をサージ電圧から保護するスナバ回路の損失を低減させるとともに、スイッチング素子にかかるサージ電圧を確実に素子の破壊電圧以下に抑制する。【構成】半導体スイッチング素子1にかかるサージ電圧を吸収するコンデンサ4と並列に抵抗6とFET7の直列回路を接続する。コンデンサ4の電圧Vcを電圧検出回路8により検出し、電圧Vcが第1の設定電圧まで上昇した時点でFET7をオン状態にして、コンデンサ4の電荷を抵抗6を通して放電させ、電圧Vcが第2の設定電圧まで下降した時点でFET7をオフ状態にして、コンデンサ4の電荷の放電を停止させる。
請求項（抜粋）：
半導体スイッチング素子に並列接続されて該半導体スイッチング素子をサージ電圧から保護する半導体スイッチング素子保護用スナバ回路であって、前記半導体スイッチング素子に並列接続されたダイオード及びコンデンサの直列接続回路と、オン状態において前記コンデンサの電荷を放電するコンデンサ放電用スイッチング回路を含んで前記コンデンサに対して並列接続されたコンデンサ放電回路と、前記コンデンサの電圧を検出する電圧検出回路と、前記電圧検出回路が第1の設定電圧まで前記コンデンサの前記端子電圧が上昇したことを検出すると前記コンデンサ放電用スイッチング回路をオン状態にして前記コンデンサの電荷を放電させ、前記電圧検出回路が前記第1の設定電圧より低い第2の設定電圧まで前記コンデンサの前記端子電圧が下降したことを検出すると前記コンデンサ用スイッチング回路をオフ状態にするドライブ回路とからなる半導体スイッチング素子保護用スナバ回路。
IPC (3件)：
H02H 7/122
, H02M 1/00
, H02M 7/537
