特許
J-GLOBAL ID：200903016868855940
ハイブリッド・データ修復システム
発明者：
,
出願人/特許権者：
代理人 (11件)：
岡部 正夫
, 加藤 伸晃
, 産形 和央
, 臼井 伸一
, 藤野 育男
, 越智 隆夫
, 本宮 照久
, 高梨 憲通
, 朝日 伸光
, 高橋 誠一郎
, 吉澤 弘司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-420251
公開番号（公開出願番号）：特開2004-201326
出願日： 2003年12月18日
公開日（公表日）： 2004年07月15日
要約：
【課題】ハイブリッド・データ修復システムを提供する。【解決手段】データ修復回路では、各データ・ビットに対する着信データの複数のスライス回路の出力、たとえば、アイの中心で、またはその近くで取られた1つまたは複数のスライス回路の出力と、アイの立ち上がりおよび/または立下りで、またはそれらの近くで取られた1つまたは複数のスライス回路の出力が、従来技術と比較してビット誤り率を抑える方法で処理される。クロックおよびデータ修復(CDR)回路を改善するために、データ修復回路を最新技術のクロック修復回路と組み合わせることができる。【選択図】図1
請求項（抜粋）：
受信したデータ信号からデータを修復するための装置において、
(a)(1)エッジ・サンプルを生成するために、受信したデータ信号を、1つまたは複数のスライス回路しきい値の第1の組を使用して実質的にシンボル間隔のエッジでスライスし、
(2)中心サンプルを生成するために、受信したデータ信号を、1つまたは複数のスライス回路しきい値の第2の組を使用して実質的にシンボル間隔の中心でスライスする
ように構成された1組のスライス回路と、
(b)エッジ・サンプルと中心サンプルに基づいて、受信したデータ信号のデータ・ビットに対する値を決定するように構成された論理ブロックとを含む装置。
IPC (2件)：
FI (2件)：
Fターム (9件)：
5K014AA01
, 5K014FA10
, 5K014FA11
, 5K029AA13
, 5K029BB03
, 5K029CC04
, 5K029HH08
, 5K029KK24
, 5K029KK25
