特許

J-GLOBAL ID：200903016872206468

ATMセル多重回路

発明者： 本多 雅彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-222078
公開番号（公開出願番号）：特開平6-053989
出願日： 1992年07月29日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】 2つのATMセル入力回線を多重化して1つのATMセル出力回線とするATMセル多重回路を、極めて簡単な構成で実現する。【構成】 2つの入力回線101,111に対応してFIFO10,11を設け、対応入力セル(空きセルを除く)を順次蓄える。セルが蓄えられたら各FIFOは読出し要求104,114を制御回路30へ送出する。制御回路30は両方の読出し要求があれば、各FIEOの出力を1セル毎交互に読出し、一方のみの読出し要求であればそのFIFOの出力を読出し、両方に読出し要求がなければ空きセルを送出し、選択回路20を介して1つの出力回線201へ夫々送出する。

請求項（抜粋）：

第1及び第2のATMセル入力回線の各セルを多重化して1つのATM出力回線に送出するATMセル多重回路であって、前記第1及び第2のATMセル入力回線に夫々対応して設けられ対応入力セルが空きセルか否かを検出して空きセル以外のセルを夫々順次蓄えて蓄積セルが存在するときに読出し要求を夫々発生する第1及び第2のFIFO(ファーストインファーストアウト)メモリと、前記読出し要求の各々を監視して前記第1及び第2のFIFOメモリの排他的読出し許可信号を発生して前記第1及び第2のFIFOメモリの読出し出力を択一的に前記ATM出力回線に導出する制御手段とを含むことを特徴とするATMセル多重回路。

IPC (2件)：

H04L 12/48 ,  H04Q 11/04

FI (2件)：

H04L 11/20 Z ,  H04Q 11/04 F

引用特許：

審査官引用 (3件)

• 特開平4-027243
  
• 特開平4-104540
  
• 特開平4-176229