特許
J-GLOBAL ID：200903016881509635
薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-360321
公開番号（公開出願番号）：特開平11-194361
出願日： 1997年12月26日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】 製造工程中において、静電気による破壊を防止できると共に、アレイ検査が容易に行える液晶表示装置用の薄膜トランジスタアレイ基板の製造方法を提供する。【解決手段】 ショートパターン16と接続しているがゲート電極2やゲートバスライン3とは接続していない陽極酸化用導電膜パターン22を設け、ショートパターン16と陽極酸化用導電膜パターン22の間のガード抵抗形成部23にガード抵抗を形成する。
請求項（抜粋）：
絶縁性基板上に薄膜トランジスタの第一の電極および上記薄膜トランジスタの第一の電極用配線を形成するのと同時に上記第一の電極および上記第一の電極用配線と電気的に接続したショートパターンを上記絶縁性基板の一端側に形成し、かつ他端側には上記ショートパターンと接続しているが上記第一の電極および上記第一の電極用配線とは接続していない導電膜パターンを形成する第一の工程と、上記第一の電極用配線上の端子取り出し部にレジストパターンを形成する第二の工程と、上記ショートパターンを形成した方を化成液中に、上記導電膜パーンを形成した方を上記化成液面上になるように上記絶縁性基板を配置し、上記レジストパターンをマスクとして上記第一の電極上および第一の電極用配線上および上記化成液中にある上記ショートパターン上に第一の絶縁膜を形成する第三の工程と、上記第一の電極上および第一の電極用配線上を含む上記絶縁性基板上に第二の絶縁膜を形成する第四の工程と、上記第一の電極上に上記第二の絶縁膜を介して薄膜トランジスタの半導体層を形成する第五の工程と、上記第二の絶縁膜上に画素電極を形成する第六の工程と、上記第一の電極用配線上の端子取り出し部の上記第二の絶縁膜をエッチングして開口部を設ける第七の工程と、上記半導体層上に薄膜トランジスタの第二の電極および第三の電極を形成する第八の工程とを含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。
IPC (2件)：
G02F 1/136 500
, H01L 29/786
G02F 1/136 500
, H01L 29/78 623 A
