特許
J-GLOBAL ID：200903016885373789
フラッシュメモリ書き換え回路
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平4-069627
公開番号（公開出願番号）：特開平5-233478
出願日： 1992年02月19日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 ダウンロード情報量を大幅に減らして所要時間を短縮し、かつバスの負担を軽減する。【構成】 書き換え回路は、書き換えのプログラムを保持するEPROM2、書き換え情報がダウンロードされるSRAM3、SRAM3から書き換え情報をコピーされるFRAM4、これらを制御しかつ共通バス9,10によって接続するCPU1とで構成される。FRAM4の全消去の前、書き換え不要なエリアの情報が一時退避され、SRAM3からFRAM4へのコピー後にこの退避させた情報を戻すレジスタ5を増設する。
請求項（抜粋）：
書き換えのプログラムを保持するEPROMと、書き換え情報がダウンロードされるSRAMと、上記SRAMから書き換え情報をコピーされるフラッシュメモリと、上記のEPROM,SRAM,フラッシュメモリを制御しかつ共通バスによって接続するCPUとで構成した書き換え回路に対して、書き換え前のフラッシュメモリ上の情報が一時退避され、フラッシュメモリへのコピー後に、この一時退避させた情報をフラッシュメモリへ戻すレジスタを増設したことを特徴とするフラッシュメモリ書き換え回路。
IPC (2件)：
G06F 12/16 340
, G11C 16/06
