プロセッサ装置におけるメモリのアクセス方法及びプロセッサ装置

発明者：
出願人/特許権者： ,
代理人 (1件)：久保幸雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-253038
公開番号（公開出願番号）：特開平11-096125
出願日： 1997年09月18日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】複数のプロセッサを用いるプロセッサ装置においてメモリ素子の個数を減少させ、省スペース化を図るとともに、初期化処理などのように各プロセッサが同一のアドレスを指定する場合に各プロセッサが同時にメモリ素子にアクセスすることを可能とし、電源の投入時又はリセット時などの立ち上がりを速くすることを目的とする。【解決手段】メモリ素子MRのデータバスを複数のデータビット群DM1,DM2に区分することによって複数のメモリ領域EM1,EM2に区画し、複数のプロセッサPA1,PA2によって、それぞれのデータビット群DM1,DM2を介し各メモリ領域EM1,EM2にアクセスする。

請求項（抜粋）：

メモリ素子のデータバスを複数のデータビット群に区分することによって複数のメモリ領域に区画し、複数のプロセッサによって、それぞれの前記データビット群を介し前記各メモリ領域にアクセスする、ことを特徴とするプロセッサ装置におけるメモリのアクセス方法。

IPC (4件)：

G06F 15/16 350 , G06F 15/16 340 , G06F 1/24 , G06F 12/06 515

FI (4件)：

G06F 15/16 350 A , G06F 15/16 340 M , G06F 12/06 515 N , G06F 1/00 350 C

前のページに戻る