特許

J-GLOBAL ID：200903016915878040

複合回路モジュール

発明者： 浦田 敏和 ,  山崎 和久 ,  菅原 秀夫
出願人/特許権者： 富士電気化学株式会社 ,  富士通株式会社
代理人 (1件)： 松井 伸一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-351190
公開番号（公開出願番号）：特開平9-186510
出願日： 1995年12月27日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 誘電体積層基板上に実装した高周波回路部分と誘電体積層基板中に埋め込み形成する中間アース電極との間の寄生容量をほとんどゼロに近づけ、小型・薄型化を図る複合回路モジュールを提供すること【解決手段】 誘電体積層基板1を高誘電率の誘電体から形成し、その基板上には高周波回路部分Aと低周波回路部分Bとを区分して表面実装する。高周波受動回路を構成する中間アース電極3とストリップライン4は誘電体積層基板の内部所定位置に形成されるが、この時表面実装する高周波回路部分Aの下には中間アース電極等を設けずに、その他の低周波回路部分Bの下方のみに中間アース電極等を設けた。これにより、高周波回路と中間アース電極間の寄生容量は発生せず、薄型化が図れ、基板を高誘電率にすることによりストリップラインを小さくできるので、より面積を小さくできる。

請求項（抜粋）：

誘電体積層基板(1)の上に多数の回路素子(5)が表面実装されて高周波回路(A)および低周波回路(B)が構成され、前記高周波回路と前記低周波回路とは前記誘電体積層基板上の異なる部分に区分されて配設され、前記誘電体積層基板の下面に、全面的に下面アース電極(2)が形成され、前記誘電体積層基板の内部に、前記下面アース電極と平行に中間アース電極(3)が埋め込み形成されるとともに、その中間アース電極は前記高周波回路の実装部分の下方には存在しないように配置し、かつ、前記誘電体積層基板の内部における前記下面アース電極と前記中間アース電極との間にストリップライン(4)が埋め込み形成され、そのストリップラインが前記誘電体積層基板上の前記高周波回路に接続されてなることを特徴とする複合回路モジュール。

IPC (3件)：

H01P 7/08 ,  H03B 5/18 ,  H05K 1/18

FI (3件)：

H01P 7/08 ,  H03B 5/18 C ,  H05K 1/18 S