特許
J-GLOBAL ID：200903016921720148
薄膜トランジスタアレイ素子
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-161808
公開番号（公開出願番号）：特開平8-032073
出願日： 1994年07月14日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】長時間駆動させることにより発生するTFTのオフ特性の劣化を低減することができ、高信頼性で優れた性能を有する薄膜トランジスタアレイ素子を提供する。【構成】絶縁基板の前記信号線と走査線の各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンをゲート電極をマスクにして形成する自己整合型の逆スタガ構造の薄膜トランジスタとを備え、薄膜トランジスタのソース電極7aから半導体層3を介してドレイン電極7bへ流れる電流の経路における半導体層3の幅W1を、ソース電極7aおよびドレイン電極7bの幅W2,W3に比べて狭くしている。
請求項（抜粋）：
一主面上にマトリクス状に配置された信号線と走査線を有する絶縁基板と、この絶縁基板の前記信号線と走査線の各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンを前記絶縁基板の一主面と異なるもう一方の面からゲート電極をマスクにして露光を行って形成する自己整合型の逆スタガ構造であって前記画素電極と前記信号線および前記走査線との間に設けられた薄膜トランジスタとを備え、前記薄膜トランジスタのソース電極から半導体層を介してドレイン電極へ流れる電流の経路における前記半導体層の幅が、前記ソース電極および前記ドレイン電極の幅の少なくともいずれか一方に比べて狭いことを特徴とする薄膜トランジスタアレイ素子。
IPC (2件)：
H01L 29/786
, G02F 1/136 500
H01L 29/78 311 H
, H01L 29/78 311 S
