特許
J-GLOBAL ID：200903016938150728
半導体装置およびその試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-220442
公開番号（公開出願番号）：特開平9-061497
出願日： 1995年08月29日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 サージ電圧吸収のためのクランプ回路を備える半導体装置において、ピンコンタクト試験および内部電位の外部モニタおよび内部電位の外部印加を実現する。【解決手段】 外部端子(7)に電気的に接続される内部ノード(NA)の電位をクランプするクランプ回路(10)は、モニタフォースモード活性化信号(TEST1)に応答して制御回路(30)から発生される制御信号IFG1に従って選択的にそのクランプ機能が活性/非活性状態とされる。所定の内部電圧を発生する基板電位発生回路(15)の出力部はこのモニタフォースモード活性化信号に応答して第2の制御回路(40)から発生される制御信号に応答して選択的に内部ノード(NA)に接続される。
請求項（抜粋）：
外部端子に結合される内部ノードと第1の基準電圧源との間に結合され、前記内部ノードの電位を第1の所定電位レベルにクランプするための第1のクランプ手段、およびテストモード指示信号に応答して、前記テストモード指示信号の活性化時前記第1のクランプ手段のクランプ動作を禁止するための制御信号を発生して前記第1のクランプ手段へ与える制御手段を備える、半導体装置。
IPC (3件)：
G01R 31/28
, G01R 31/26
, G11C 29/00 303
G01R 31/28 V
, G01R 31/26 G
, G11C 29/00 303 A
