特許

J-GLOBAL ID：200903016975464341

ΔΣ変調方式のA/D変換器及びこれを用いた制御装置

発明者： 美根 宏則
出願人/特許権者： 富士電機ホールディングス株式会社
代理人 (3件)： 森 哲也 ,  内藤 嘉昭 ,  崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-094693
公開番号（公開出願番号）：特開2004-304494
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：

【課題】回路規模が増大することなく、量子化ノイズを低減させる。【解決手段】電圧指令信号を生成するための三角波の上下のピーク値を中心とする所定期間にHIGHレベルとなる変換期間信号ADENに基づいて、積分器13を構成するオペアンプ25へのアナログ入力信号Viを接地電位に切り替え、変換期間信号ADENがHIGHレベルであるとき、アナログ入力信号Viをオペアンプ25に供給し、変換期間信号ADENがLOWレベルであるときには接地電位を供給する。接地電位を供給することにより積分器13の内部状態が接地電位が入力された状態として安定するから、変換期間信号ADENの立ち上がりで接地電位からアナログ入力信号Viに切り替えると、積分器13の内部状態が安定した量子化ノイズの要因が除去された状態から積分動作が開始されることになり、量子化ノイズによるA/D変換値の精度の低下を低減することができる。【選択図】 図2

請求項（抜粋）：

アナログ入力信号とアナログ帰還信号との差を積分する積分手段と、 当該積分手段で積分した値を量子化しこの量子化信号に基づき前記アナログ帰還信号を生成する帰還信号生成手段と、 前記量子化信号に基づき前記アナログ入力信号に応じたA/D変換値を算出する変換値算出手段と、を備えたΔΣ変調方式のA/D変換器において、 前記積分手段の内部情報を予め設定したタイミングで規定値にリセットするリセット手段を備え、 前記変換値算出手段は、前記リセット手段が非作動中における前記量子化信号に基づき前記A/D変換値を算出するようになっていることを特徴とするΔΣ変調方式のA/D変換器。

IPC (3件)：

H03M3/02 ,  H02P21/00 ,  H03M1/08

FI (3件)：

H03M3/02 ,  H03M1/08 A ,  H02P5/408 C

Fターム (28件)：

5H576AA04 ,  5H576AA17 ,  5H576CC05 ,  5H576DD07 ,  5H576EE01 ,  5H576GG01 ,  5H576GG04 ,  5H576HA04 ,  5H576HB02 ,  5H576JJ03 ,  5H576LL41 ,  5J022AC02 ,  5J022BA02 ,  5J022CA07 ,  5J022CD04 ,  5J022CE04 ,  5J022CE08 ,  5J022CF01 ,  5J022CF03 ,  5J064AA01 ,  5J064BA03 ,  5J064BB07 ,  5J064BB10 ,  5J064BC06 ,  5J064BC08 ,  5J064BC14 ,  5J064BC23 ,  5J064BD00