特許
J-GLOBAL ID：200903016978460789
SIMD型マイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (2件)：
河宮 治
, 山田 卓二
公報種別：公開公報
出願番号（国際出願番号）：特願2003-159703
公開番号（公開出願番号）：特開2004-362253
出願日： 2003年06月04日
公開日（公表日）： 2004年12月24日
要約：
【課題】SIMD型マイクロプロセッサにて、1ラインを複数「SIMD」により処理する場合に、オーバーラップをなくし効率良くデータを処理できることを目指す。【解決手段】一つのプロセッサエレメントからのバスは、そのプロセッサエレメントを中心にして所定の第1の個数の範囲内の、左右に隣接するプロセッサエレメントのバスと、第1の接続を設定するが、プロセッサエレメント配置の両端から見て第1の個数の範囲内のプロセッサエレメントは、反対の端から見て第1の個数の範囲内のプロセッサエレメントを連続して隣接するプロセッサエレメントと想定した上で、上記第1の接続を設定する。【選択図】図1
請求項（抜粋）：
max個のプロセッサエレメントを有し、各プロセッサエレメントには0から(max-1)の序数が配置に従い順に付番され、
更に各プロセッサエレメントは、所定のデータを処理する演算器と、演算器の入力・出力のバスに接続された複数のレジスタとを含み、
一つのプロセッサエレメントからの上記のバスは、そのプロセッサエレメントを中心にして所定の第1の個数の範囲内の、左右に隣接するプロセッサエレメントのバスと、第1の接続を設定するが、
プロセッサエレメント配置の両端から見て第1の個数の範囲内のプロセッサエレメントは、反対の端から見て第1の個数の範囲内のプロセッサエレメントを連続して隣接するプロセッサエレメントと想定した上で、上記第1の接続を設定し、
一つの命令において、上記の、プロセッサエレメント配置両端から見て第1の個数の範囲内のプロセッサエレメントは、反対の端から見て第1の個数の範囲内のプロセッサエレメントのレジスタを選択する際に、それ以外のプロセッサエレメントで選択されるレジスタと異なるレジスタを選択し得ることを特徴とする、SIMD型マイクロプロセッサ。
IPC (3件)：
G06F15/80
, G06F9/38
, G06T1/20
G06F15/80
, G06F9/38 370X
, G06T1/20 B
, G06T1/20 C
5B013DD01
, 5B057CA12
, 5B057CA16
, 5B057CB12
, 5B057CB16
, 5B057CE06
, 5B057CH04
, 5B057CH05
, 5B057CH09
, 5B057CH14
, 5B057CH18
