特許

J-GLOBAL ID：200903016980760072

データ処理装置

発明者： 瀬川 礼二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-032675
公開番号（公開出願番号）：特開平11-232174
出願日： 1998年02月16日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 マルチスレッド処理を行うデータ処理装置において、アクセス頻度が高いスレッドの影響による他スレッドのヒット率の低下を防止する。【解決手段】 優先信号PRとモード信号MOとに応じてスレッド番号TIDと論理アドレスのビット#12〜#16とに基づくインデックスアドレスIDXを供給するためのTLB検索部63と、スレッド番号TIDと優先信号PRとモード信号MOとタグ情報信号TINFOとに基づくリプレース信号REを供給するためのリプレース制御部64と、インデックスアドレスIDXとプロセス番号PIDとに基づいて論理ページナンバーを物理ページナンバーに変換し、リプレース信号REに応じて記憶領域の一部を置き換え、かつ、タグ情報信号TINFOを供給するためのTLBメモリ61と、スレッド番号TIDと優先信号PRとモード信号MOとを供給するためのスレッド制御部50とを備える。

請求項（抜粋）：

連想記憶手段と1個の演算手段とを備え、該演算手段が一連の処理単位であるスレッドを複数個だけ各々時分割し、かつ該時分割された各スレッドのそれぞれの部分を処理することによって前記複数のスレッドを処理するためのデータ処理装置であって、前記複数のスレッドのうち現在処理されているスレッドを識別するスレッド情報を供給するためのスレッド制御手段と、前記連想記憶手段がアクセスされる際に前記スレッド情報を受け取り、該受け取ったスレッド情報に基づいて前記連想記憶手段のアクセスされるべき記憶領域を決定するための記憶制御手段とを更に備えたことを特徴とするデータ処理装置。

IPC (3件)：

G06F 12/10 ,  G06F 9/46 340 ,  G06F 12/08

FI (3件)：

G06F 12/10 C ,  G06F 9/46 340 F ,  G06F 12/08 W

引用特許：

審査官引用 (2件)

• 特開昭63-254544
  
• 特開昭63-254544