特許

J-GLOBAL ID：200903016986013112

薄膜キャパシタ

発明者： 長谷 卓
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-177836
公開番号（公開出願番号）：特開平6-020865
出願日： 1992年07月06日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】 強誘電体をDRAMの容量膜として用いる場合、強誘電体成膜時の下部電極と強誘電体膜との相互拡散を抑制すると同時に低容量の拡散障壁層によるキャパシタ全体の容量の減少を抑制することを目的とする。【構成】 下部電極13と容量強誘電体膜15の間に拡散障壁用強誘電体膜14を設け、下部電極材料と容量強誘電体膜との間の相互拡散を抑えると同時に、高い誘電率をもつ強誘電体を障壁層に用いることにより、キャパシタ全体の容量を大きく落とすことなくキャパシタを構成できる。

請求項（抜粋）：

下部電極上の絶縁層と該絶縁層上に上部電極を設けた構造の薄膜キャパシタにおいて、該絶縁層が少なくとも2つ以上の異種の強誘電体膜の積層構造を有することを特徴とする薄膜キャパシタ。

IPC (4件)：

H01G 4/06 102 ,  H01G 4/20 ,  H01L 27/04 ,  H01L 27/108

引用特許：

審査官引用 (3件)

• 特開平2-270366
  
• 特開平4-206870
  
• 特開平4-051407