半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-163719
公開番号（公開出願番号）：特開平7-021776
出願日： 1993年07月02日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】時間的余裕値および動作状態余裕値を所定の記憶手段により半導体集積回路(IC)内部に記憶させ、IC試作後にこれらの値を変更可能にする。【構成】IC1はビット線負荷トランジスタMP11およびMP12を能動状態にするための電位データのデジタル値が記憶されるレベル値レジスタ10と、このデジタル値をアナログ値に変換するデジタル・アナログ(D/A)変換回路11と、書き込みクロックの供給タイミングを調整するためのデジタル値が記憶されるマージン値レジスタ30と、このデジタル値に応答してクロック信号が遅延されてセンスアンプ12をイコライズする遅延回路(DL)40と、センス回路12を能動状態にする余裕値が記憶されるマージン値レジスタ50と、その出力に応答してクロック信号が遅延されセンスアンプ12を制御するDL60とを備える。

請求項（抜粋）：

内部回路の各信号タイミングの時間的余裕値およびこれら各信号の動作レベルの動作状態余裕値の少なくとも一方が調整される手段を有する半導体集積回路において、これらの値に対応するデジタル値の記憶手段をもち、その記憶された前記動作状態余裕値がアナログ値に変換されて所定の内部回路に供給されそのアナログ値に応答して出力された前記内部回路の出力信号により前記記憶手段の前記動作状態余裕値を調整し、前記記憶手段の前記時間的余裕値に応答して所定の信号が遅延されて所定の内部回路に供給されその出力信号により前記記憶手段の前記時間的余裕値を調整するようにしたことを特徴とする半導体集積回路。

IPC (4件)：

G11C 11/41 , G11C 11/413 , G11C 11/407 , G11C 29/00 303

FI (3件)：

G11C 11/34 M , G11C 11/34 341 D , G11C 11/34 354 C

引用特許：

審査官引用 (3件)

特開平2-091900
特開平2-091900
特開平4-321320

前のページに戻る