特許
J-GLOBAL ID：200903017033126765
半導体装置の多層配線構造体の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-001147
公開番号（公開出願番号）：特開平5-206282
出願日： 1992年01月08日
公開日（公表日）： 1993年08月13日
要約：
【要約】【目的】平坦性に優れ、容易に多層化が可能な多層配線構造体の製造方法を提供する。【構成】能動素子を有する半導体基板101上に、シリコン酸化膜102を介して第1アルミニウム配線103を形成し、プラズマCVD法によりシリコン酸化膜104を形成し、TEOSとオゾン含有酸素ガスとを用いたCVD法によりシリコン酸化膜105を形成し、回転塗布法により有機シリカ膜106を形成し、ドライエッチング法を用いて有機シリカ膜106とシリコン酸化膜105とを同時にエッチバックして表面が平坦なシリコン酸化膜105aを形成し、プラズマCVD法によりシリコン酸化膜107を形成し、スルーホールを形成し、第2アルミニウム配線108を形成する。
請求項（抜粋）：
能動素子を有する半導体基板上に、絶縁膜を介して第1の金属配線を形成する工程と、プラズマ化学気相成長法により、第1のシリコン酸化膜を形成する工程と、TEOSとオゾン含有酸素ガスとを用いた常圧化学気相成長法により、第2のシリコン酸化膜を形成する工程と、回転塗布法により、有機塗布膜を形成する工程と、ドライエッチング法を用いて、前記有機塗布膜と前記第2のシリコン酸化膜とを同時にエッチバックする工程と、プラズマ化学気相成長法により、第3のシリコン酸化膜を形成する工程と、スルーホールを形成する工程と、第2の金属配線を形成する工程と、を含むことを特徴とする半導体装置の多層配線構造体の製造方法。
IPC (4件)：
H01L 21/90
, H01L 21/28
, H01L 21/312
, H01L 21/316
