特許

J-GLOBAL ID：200903017034370031

集積回路及びボルテージレギュレータ

発明者： 長屋 雅文
出願人/特許権者： 株式会社 沖マイクロデザイン ,  沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069397
公開番号（公開出願番号）：特開2000-267747
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 電圧供給対象の内部回路における消費電流を最少化する。【解決手段】 電源電圧VDDを印加することにより、NM0S23のゲートにかかる電圧が閾値電圧を越える場合には該NM0S23がオンし、ノードN2はグランドGNDに対して該NM0S23の閾値分だけ高い電圧となる。電源電圧VDDにより、PM0S24のゲートにかかる電圧が閾値電圧を越える場合には、ノードN3はグランドGNDに対して該PMOS24の閾値分だけ高い電圧となる。そこで、パッドP1,P2でノードN2,N3の電圧を測定し、ヒューズ25,26を選択して溶断することにより、ボルテージフォロワ回路27の入力電圧を、NM0S23,PM0S24の閾値電圧の高い方に設定することができる。この電圧は、内部回路10におけるPM0S及びNM0Sの両方を駆動する最小電圧であり、内部回路10での消費電流を最少化する。

請求項（抜粋）：

第1の閾値電圧を有するNチャネル型M0Sトランジスタ及び第2の閾値電圧を有するPチャネル型M0Sトランジスタを有する内部回路と、前記第1の閾値電圧及び前記第2の閾値電圧のうちの高い方の電圧を前記内部回路に供給するボルテージレギュレータとを備えたことを特徴とする集積回路。

IPC (6件)：

G05F 3/16 ,  G05F 1/10 ,  H01L 21/82 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/00

FI (5件)：

G05F 3/16 ,  G05F 1/10 B ,  H03K 19/00 A ,  H01L 21/82 F ,  H01L 27/08 321 L

Fターム (46件)：

5F048AA00 ,  5F048AB03 ,  5F048AB10 ,  5F048AC03 ,  5F048BB15 ,  5F048BF01 ,  5F048CC12 ,  5F064AA01 ,  5F064BB24 ,  5F064BB26 ,  5F064BB40 ,  5F064CC12 ,  5F064EE52 ,  5F064EE53 ,  5F064FF08 ,  5F064FF16 ,  5F064FF27 ,  5H410BB04 ,  5H410CC02 ,  5H410DD02 ,  5H410EA12 ,  5H410EB16 ,  5H410EB37 ,  5H410FF03 ,  5H410FF25 ,  5H420BB12 ,  5H420CC02 ,  5H420DD02 ,  5H420EA23 ,  5H420EB18 ,  5H420EB37 ,  5H420FF03 ,  5H420FF25 ,  5H420NA27 ,  5J056AA00 ,  5J056BB17 ,  5J056CC01 ,  5J056CC09 ,  5J056DD00 ,  5J056DD13 ,  5J056DD26 ,  5J056DD27 ,  5J056DD43 ,  5J056EE06 ,  5J056EE07 ,  5J056KK03