特許
J-GLOBAL ID：200903017038362050
高速メモリシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-249066
公開番号（公開出願番号）：特開平7-105082
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】本発明は、DRAMで構成されたメモリバンクを複数個用いたメモリシステムにおいて、効果的にページモードアクセスを使用することにより、高速なメモリシステムを提供することにある。【構成】各バンク10〜13に一対一で対応した行アドレスラッチ50〜53を設け、前回アクセスの行アドレスであるラッチの内容と今回アクセスの行アドレスを比較するコンパレータ6を設ける。ラッチや比較は、対象のバンクの対応するものだけが動作するように、バンクデコーダ2によってバンクセレクト信号92を生成する。コンパレータ6の結果によって、タイミングコントローラ4が、対象のバンクメモリを制御し、ランダムアクセスモードまたはページアクセスモードで、メモリをアクセスする。アクセスの対象でないバンクメモリは、ページアクセスモードが出来る状態を維持する。
請求項（抜粋）：
行アドレスと列アドレスを用いてアクセスするダイナミックランダムアクセスメモリは行アドレスを与えるとそれに対応した行のメモリセルのデータが行データバッファに一旦蓄えられて、次に列アドレスを与えるとその行データバッファ内のデータをアクセスし、その後、行データバッファの内容をメモリセルに書き戻す、毎回のアクセスの度に行アドレスと列アドレスを与える通常のアクセスモードと、続くアクセスの行アドレスが等しい場合に列アドレスのみを与えて行データバッファ内のデータをアクセスする高速なアクセスモードを持つ、ダイナミックランダムアクセスメモリにより構成した複数のメモリバンクと、前記複数のメモリバンクにアクセスする番地を指定するアドレス情報からバンクを選択する手段と、前記アドレス情報中の行アドレス情報をラッチする行アドレスラッチ手段と、前記行アドレスラッチ手段の内容と前記アドレス情報中の行アドレス情報とを比較する比較手段と、前記比較手段での比較の結果によりダイナミックランダムアクセスメモリの動作モードを決定し、前記メモリバンクを制御するメモリ制御手段とを備えたメモリシステムにおいて、前記アドレス情報中の行アドレス情報をラッチする各メモリバンクに対応した行アドレスラッチ手段と、前記アドレス情報中の行アドレス情報と各バンクに対応した前記行アドレスラッチ手段の内容とを比較する手段と、前記比較手段によって比較が一致した場合は選択されたメモリバンクを高速なアクセスモードでアクセスし、前記比較手段によって比較が一致しない場合は選択されたメモリバンクを通常のアクセスモードでアクセスしてその後も行データバッファを有効な状態を保ち、アクセス対象でないバンクは、行データバッファを有効な状態に維持するメモリ制御手段とを備えたことを特徴とする高速メモリシステム。
IPC (2件)：
G06F 12/02 590
, G11C 11/401
