特許
J-GLOBAL ID：200903017060892194
制御指令生成装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-271937
公開番号（公開出願番号）：特開平8-137537
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】構成が簡単で、しかも複雑な曲線のパタ-ンでも容易に生成することができる制御指令生成装置を提供する。【構成】機器操作のための出発点から目標点までの所望パタ-ンの制御指令を生成するものであって、複数の等加減速パタ-ンのデ-タテ-ブル(25a〜c)および上記各等加減速パタ-ンに対応した修正係数パタ-ンのデ-タテ-ブル(25d〜f)を有する第1の記憶手段と、上記両デ-タテ-ブルからデ-タを時系列に読み出し各等加減速パタ-ンのデ-タとその修正係数パタ-ンのデ-タの積算および各積結果を加算しそれらの演算結果を第3の記憶手段に一時的に格納するプログラムを格納した第2の記憶手段(25g)と、該プログラムに従って積算および加算の演算を行なう手段(26)と、該演算手段における演算結果を一時的に格納する上記第3の記憶手段と、該第3の記憶手段に格納した演算結果を読み出し出力する手段(29)を備えている。
請求項（抜粋）：
機器操作のための出発点から目標点までの所望パタ-ンの制御指令を生成するものにおいて、複数の等加減速パタ-ンのデ-タテ-ブルおよび上記各等加減速パタ-ンに対応した修正係数パタ-ンのデ-タテ-ブルを有する第1の記憶手段と、上記両デ-タテ-ブルからデ-タを時系列に読み出し各等加減速パタ-ンのデ-タとその修正係数パタ-ンのデ-タの積算および各積算結果を加算しそれらの演算結果を第3の記憶手段に一時的に格納し上記演算手段による最終演算結果を出力するプログラムを格納した第2の記憶手段と、該プログラムに従って積算および加算の演算を行なう手段と、該演算手段における演算結果を一時的に格納する上記第3の記憶手段、および、上記最終演算結果を出力する手段を備えたことを特徴とする制御指令生成装置。
IPC (4件)：
G05B 19/416
, G05B 19/02
, G05D 3/12
, G05D 3/12 306
