特許

J-GLOBAL ID：200903017076187253

フラッシュメモリセルのリペア回路及びリペア方法

発明者： 李 鍾午
出願人/特許権者： 現代電子産業株式会社
代理人 (1件)： 中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-215603
公開番号（公開出願番号）：特開平9-106695
出願日： 1996年08月15日
公開日（公表日）： 1997年04月22日
要約：

【要約】【目的】 本発明はフラッシュメモリセルのリぺア回路及びリぺア方法を提供することに目的がある。【構成】 アドレスコントロール回路を使用してノーマル(normal)状態においてはコラムアドレスバッファから出力される外部アドレスをコラムデコーダ(column decoder)に供給し、リぺア時には内部で発生した内部アドレスをコラムデコーダに供給することにより、効果的なリぺアが可能になるよう構成する。

請求項（抜粋）：

アドレスピンから外部アドレスを入力とするカラムアドレスバッファと、上記コラムアドレスバッファを経由した外部アドレス及びヒューズブロックから生成された内部アドレスとアドレス制御信号を各々入力とするアドレスコントロール回路と、上記アドレスコントロール回路の出力を入力とし、各モードに適当なビットラインを選択するためのコラムデコーダと、上記アドレスピンから出力される外部アドレスを入力とするローアドレスバッファと、上記アドレスバッファを通じて外部アドレスを入力とするローデコーダと、上記コラムデコーダ及びローデコーダ及びローデコーダ間に接続されるフラッシュメモリセル群に構成されることを特徴とするフラッシュメモリセルのリペア回路。

IPC (2件)：

G11C 29/00 301 ,  G11C 16/06

FI (2件)：

G11C 29/00 301 B ,  G11C 17/00 309 F

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-304040   出願人：株式会社東芝