特許
J-GLOBAL ID：200903017080222950
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-211486
公開番号（公開出願番号）：特開平5-036897
出願日： 1991年07月29日
公開日（公表日）： 1993年02月12日
要約：
【要約】 (修正有)【目的】 半導体集積回路の各ブロック内の各配線の長さ等のばらつきを低減すると共に、ブロック間の平均配線長を短縮する。【構成】 階層設計により集積回路レイアウトを設計する際の、全体的機能を構成するそれぞれの機能モジュール12は、それぞれ異なった機能であり、用いられるセルあるいは論理ゲート数も異なる。各機能モジュール内の各部の細かい機能や、各機能モジュールの機能的関連で隣接した機能モジュール12との関係を考慮して、必要に応じて機能モジュール12を複数のブロック14とし、あるいは、機能的関連で隣接する機能モジュール12を併合することにより、集積回路レイアウトの際のブロック14の面積及び形状をほぼ同一にする。これにより、ブロック内の各配線の長さ等のばらつきを低減し、ブロック間の平均配線長をも短縮する。
請求項（抜粋）：
階層設計により、全体的機能を構成するための複数の機能に対応する機能モジュールに従って回路をブロック化し、集積回路レイアウトを定めた半導体集積回路において、各機能モジュール内の各部の細かい機能や、各機能モジュールの機能的関連で隣接する他機能モジュールとの関係を考慮して、必要に応じて機能モジュールを複数のブロックとし、あるいは、機能的関連で隣接する機能モジュールを併合することにより、ブロック間の接続関係をレイアウトの配置に直接反映できることを特徴とする半導体集積回路。
IPC (3件)：
H01L 27/04
, G06F 15/60 370
, H01L 21/82
