特許

J-GLOBAL ID：200903017105741656

シリアルインタフェース回路

発明者： 木村 正人 ,  河内 肇
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 工藤 宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平9-321170
公開番号（公開出願番号）：特開平11-154943
出願日： 1997年11月21日
公開日（公表日）： 1999年06月08日
要約：

【要約】【課題】 高速なデータ伝送にも適用できるシリアルインタフェース回路を提供する。【解決手段】 データ信号線で接続され、先頭部分に同期パターンのあるシリアルデータを授受するシリアルインタフェース回路において、データ信号線からシリアルデータを受信しないときは固定レベルが入力され、同期パターンは先頭ビットに固定レベルとは異なるレベルが次のビットには固定レベルが定められ、送信クロックのN倍の高速クロックを発振してそれに基づいてデータをラッチし、そのラッチパターンからレベルの変化エッジを検出し、そのエッジ検出に基づいた照合タイミングでラッチパターンが同期パターンに合致しているかを照合して再生クロック信号を生成し、以後その再生クロック信号に基づいてシリアルデータを授受することを特徴とする。

請求項（抜粋）：

対向するシリアルインタフェース回路とデータ信号線で接続されており、1回の通信期間の開始側に複数ビットでなる同期パターンが付加されているシリアルデータが対向するシリアルインタフェース回路から与えられるシリアルインタフェース回路において、上記データ信号線は、対向するシリアルインタフェース回路からシリアルデータが送信されていないときは第1の論理レベルに固定されており、上記同期パターンの先頭2ビットはそれぞれ、上記第1の論理レベルとは異なる第2の論理レベル、上記第1の論理レベルに定められていると共に、対向するシリアルインタフェース回路がデータ送信時に同期送信動作させるためのクロック信号の周波数のN倍の周波数を有する高速クロック信号を発振するクロック発振手段と、このクロック発振手段が発振した高速クロック信号に基づいて、データ信号線からのシリアルデータをラッチするシフトレジスタ手段と、このシフトレジスタ手段にラッチされたラッチデータパターンから、上記第2の論理レベルから上記第1の論理レベルへの変化エッジを検出するエッジ検出手段と、このエッジ検出手段による検出時に基づいて照合タイミングを定め、上記シフトレジスタ手段にラッチされているラッチデータパターンが、上記同期パターンに合致しているか否かを照合する照合手段と、この照合手段が両パターンの合致を検出した時点に基づいて、分周後のクロック信号が入力されたシリアルデータにほぼ同期するように、上記クロック発振手段からの高速クロック信号を1/N分周するクロック分周手段と、このクロック分周手段からの分周クロック信号に基づいて、上記データ信号線を介したシリアルデータの授受を行うデータ通信手段とを有することを特徴とするシリアルインタフェース回路。