特許
J-GLOBAL ID：200903017109998686
半導体集積回路
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2003-310927
公開番号（公開出願番号）：特開2005-078547
出願日： 2003年09月03日
公開日（公表日）： 2005年03月24日
要約：
【課題】 外部DDR-SDRAMから取り込んだ信号の同期化を高精度で且つ安定して行なう。【解決手段】 メモリインタフェース回路(3)は、データストローブ信号(DQS)と共にこれに同期してリードデータ(DQ)を出力するDDR-SDRAM(6)を接続可能である。クロック発生回路(5)は、内部クロック信号と前記DDR-SDRAMに供給するメモリクロック信号とを発生する。メモリインタフェース回路は、DDR-SDRAMに対するリードサイクルで入力されるデータストローブ信号を用いて内部クロック信号に対する前記データストローブ信号の到達遅延を判定すると共に、到達したデータストローブ信号の位相をシフトした信号に基づいて、到達したリードデータをサンプリングし、サンプリングしたリードデータを前記到達遅延の判定結果に基づいて前記内部クロック信号に同期化する。【選択図】 図1
請求項（抜粋）：
メモリインタフェース回路、データ処理回路及びクロック発生回路を有し、
前記メモリインタフェース回路は、データストローブ信号と共にこれに同期してリードデータを出力するダブルデータレートのシンクロナスメモリを接続可能であり、
前記クロック発生回路は、内部クロック信号と前記シンクロナスメモリに供給するメモリクロック信号とを発生し、
前記メモリインタフェース回路は、前記シンクロナスメモリに対するリードサイクルで入力されるデータストローブ信号を用いて前記内部クロック信号に対する前記データストローブ信号の到達遅延を判定すると共に、到達したデータストローブ信号の位相をシフトした信号に基づいて、到達したリードデータをサンプリングし、サンプリングしたリードデータを前記到達遅延の判定結果に基づいて前記内部クロック信号に同期化することを特徴とする半導体集積回路。
IPC (3件)：
G06F12/00
, G06F15/78
, G11C11/407
G06F12/00 564D
, G06F12/00 597D
, G06F15/78 510F
, G11C11/34 362S
5B060CC01
, 5B062FF02
, 5B062FF09
, 5M024AA49
, 5M024JJ03
, 5M024JJ04
, 5M024PP01
, 5M024PP02
, 5M024PP07
